El objetivo primordial es dotar a los asistentes de las competencias necesarias para manejar el flujo de diseño industrial utilizando la suite de herramientas Synopsys EDA, cubriendo desde el diseño RTL, verificación, síntesis lógica hasta el diseño físico. Speaker(s): Benito Granados Rojas, Alejandro Juárez Lora Agenda: Enfocado en el diseño de circuitos a nivel transistor y simulación de señales mixtas. Instructor: Dr. Jorge Alejandro Juarez Lora Dr. Benito Granados Rojas Fechas: Del 15 al 19 de junio de 2026. Horario: 10:00 a 12:00 horas (10 horas totales). Av. Juan de Dios Bátiz S/N, Nueva Industrial Vallejo, Gustavo A. Madero, Ciudad de México, CDMX, Distrito Federal, Mexico, 07700