Te invitamos a hacer tu registro en este webinar gratuito, en donde se explicará lo que se debe considerar al seleccionar un tablero y qué información se necesita para poder cotizar uno. Co-sponsored by: Women in Power Virtual: https://events.vtools.ieee.org/m/385707
El seminario está enfocado a brindar conocimientos y experiencias para el aprovechamiento de la infraestructura de cuartos limpios ubicada en el Centro de Nanociencias y Micro y Nanotecnologías del Instituto Politécnico Nacional en el desarrollo de dispositivos semiconductores y circuitos integrados a nivel nacional. Co-sponsored by: Section of Solid-State Electronics (SEES), CINVESTAV-IPN and Center for Nanociences and Micro and Nanotechnologies of the National Polytechnic Institute. Speaker(s): Dr. Norberto Hernández, Dr. Arturo Torres, Dr. Isaí Hernández Agenda: Horarios Jueves 14 de diciembre-CNMN-IPN 11:00 a 11:10 Bienvenida Dr. Oscar Camacho Nieto, Director del CNMN. 11:10 a 11:50 1ª. Conferencia: Laboratorio Nacional de Micro y Nanotecnología (LNunT) Dr. Norberto Hernández Como, Especialista del CNMN y IEEE Senior member. 11:50 a 12:30 2ª. Conferencia: Fabricación de dispositivos CMOS Dr. Arturo Torres Sanchez, Posdoctorante en el LNunT. 12:30 a 13:10 3ª. Conferencia: Evaluación de la estructura MIS hacia los transistores de película delgada. Dr. Isai Salvador Hernandez Luna, IEEE member, Posdoctorante en el LNunT. 13:10 a 13:30 Avisos para próximos eventos. Dr. Cuauhtémoc León Puertos, Subdirector de Micro y Nanotecnología del CNMN. Room: Sala de reuniones, Bldg: Centro de Nanociencias y Micro y Nanotecnologías, Av. Luis Enrique Erro S/N, Unidad Profesional Adolfo López Mateos, Zacatenco, Ciudad de México, Mexico, Mexico, 07738
