Title Humans and Semiconductors Interface: Energy Efficiency and Edge Artificial Intelligence Abstract Humans' and Semiconductors' relationship have reshaped history for the past five decades. From Moore's Law, the semiconductor industry has favored a fast and low-cost development of technology. During the crisis, supply chain ruptures and resource scarcity have changed such equilibrium. It is time for the microelectronic research field to bring out some paradigms breakthroughs in terms of extreme energy efficient systems and bringing artificial intelligence to the sensor's edge. This tutorial summarizes the state of the art in this field and brings some recent scientific results of our team. Few of them includes: (a) low area, low power eNeurons suitable for Spiking Neural Networks; (b) spiking frequency modulation over audio bandwidth suggesting a Smart IoT hearing; (c) spiking frequency responsiveness over input waves suggesting a Smart IoT vision; (d) deep learning and energy efficiency trade-offs in analog spiking neurons. Short-bio Pietro FERREIRA (IEEE S'03-SG'06-M'12-SM'18) received the B.Eng. cum lauda in Electronics and Computer Eng. in 2006 the M.Sc. in Microelectronics in 2008 from the Federal University of Rio de Janeiro (UFRJ), Brazil; and the Ph.D. degree in Communications and Electronics from the Télécom Paris, IPP, France. Researching high-performance high-reliability circuits and systems, he joined IM2NP lab. (UMR CNRS 7334) for one year and IEMN lab. (UMR CNRS 8520) for two years during his tenure track. Since 2014, he has been an Associate Professor at Université Paris-Saclay, CentraleSupélec, GeePs (UMR 8507), France. In 2019, he defended his Research Direction Project (HDR) in Physics from the Université Paris-Saclay. His research interest is design methodologies for harsh environments, microwave, and ultra-low power integrated circuits. Recent projects aim at the Internet of Things industry considering IA-edge and reliability. Speaker(s): Pietro Ferreira, Room: Sala 322, Bldg: Bloco H, Cidade Universitária, Centro de Tecnologia da UFRJ, Rio de Janeiro, Rio de Janeiro, Brazil

14:00 - 14:45: Otimização, Palavra Chave em NanoCMOS (45 min) - by Ricardo ReisA evolução dos sistemas computacionais e eletrônicos, que permite a integração de sistemas com centenas de milhões de componentes, tem demandado mais e mais a redução do consumo de potência. Esta palestra trata de alguns desafios para a evolução da tecnologia de hardware e desafios para os próximos 20 anos, para lidar com o objetivo de ter uma Computação e uma Eletrônica mais Verde. CMOS será ainda a principal tecnologia de TI por muitas décadas. Trataremos de questões relevantes à dissipação de consumo em circuitos e sistemas e são apresentadas diversas questões relacionadas à redução de consumo pela otimização de sistemas em todos os níveis de abstração. Serão mostradas algumas técnicas de otimização de consumo a nível de arquitetura e especialmente no nível físico. A otimização de sistemas em todos os níveis de abstração deve considerar que, ao mesmo tempo em que é necessária uma redução no número de transições em um sistema, é cada vez mais importante uma redução no número de componentes (transistores). O número de componentes é responsável pelo crescente consumo estático em tecnologias nanoCMOS, devido à corrente de fuga presente nos novos dispositivos usando transistores com nano dimensões. 14:45 :30:- 15 CMOS Image Sensors and Focal-Plane Processing - by Fernanda D. V. R OliveiraCMOS technology has been widely used for the development of image sensors. An interesting characteristic of the CMOS technology is that allows for the inclusion of transistors inside the pixel matrix. In commonly used architectures, such as the 3T and the 4T architectures, transistors are included to amplify the signal generated by the photodiode and, consequently, increase the signal to noise ratio. This characteristic also allows for the design of processing circuits inside the pixel matrix, which enables parallel processing, immediately after capture. The inclusion of processing circuits inside the pixel matrix is called focal-plane processing. Focal-plane processing is suitable in the context of smart camera design, where the output of the chip is not necessarily the image, but the processed image or even an action that has to be taken considering the information extracted from the image. Image compression and high dynamic range with tone-mapping are examples of focal-plane processing applications. The disadvantages of focal-plane processing are the pixel pitch increase and fill-factor reduction, which affect image quality. Consequently, it is important to assess the conditions in which the proposed circuitry is advantageous. 15:30 - 16:15: IEEE Circuits and Systems, Oportunidades de Inserção Internacional - by Ricardo Reis A IEEE Circuits and Systems (IEEE CASS) é a principal sociedade científica e tecnológica mundial na área de circuitos e sistemas, reunindo pesquisadores e profissionais da indústria e da academia de todo o mundo. As principais publicações e eventos na área de circuitos e sistemas são organizados pela IEEE CASS. Iremos apresentar um panorama das atividades da IEEE CASS e como fazer para participar ativamente das mesmas. A IEEE CASS tem usado grande parte de seus recursos para apoiar atividades inovadoras e a participação de estudantes nas atividades organizadas pela sociedade. A CASS tem lançado vários editais anualmente visando apoiar financeiramente, propostas de atividades organizadas pelos seus sócios em diferentes regiões do mundo. Vamos dar um panorama das diferentes oportunidades e apoios existentes. Speaker(s): Ricardo Reis, Fernanda D. V. R Oliveira Room: Sala 322, Bldg: Bloco H, Cidade Universitária, Centro de Tecnologia da UFRJ, Rio de Janeiro, Rio de Janeiro, Brazil